चीनच्या पेकिंग युनिव्हर्सिटीने लाइट-लिंक चिप्स विकसित केल्या आहेत जे GPU पेक्षा 149 पट वेगाने एआय चालवतात.

By Marathi On Jul 15, 2026

जर्नलमध्ये 19 मे रोजी प्रकाशित झालेल्या अभ्यासानुसार, त्यांची प्रणाली मानक इलेक्ट्रॉनिक चिप्सला ऑल-ऑप्टिकल नेटवर्कशी जोडते, कॉपर वायरिंगची जागा घेते जी सामान्यतः प्रोसेसर दरम्यान डेटा शटल करते. राष्ट्रीय विज्ञान पुनरावलोकन.

द साउथ चायना मॉर्निंग पोस्ट लेगो ब्लॉक्स एकत्र स्नॅप करण्यासाठी डिझाइनची तुलना केली.

तुमच्यासाठी इलेक्ट्रॉनिक्सएका व्यापार प्रकाशनाने, बँडविड्थ, लेटन्सी आणि ऊर्जा-कार्यक्षमतेतील अडथळे कमी करण्यासाठी तयार केलेले “ऑल-ऑप्टिकल सुपरनोड” असे वर्णन केले आहे जे जेव्हा अनेक चिप्स एका एआय कामावर काम करतात.

अधिक GPUs स्टॅक करण्याऐवजी आणि मोठी डेटा केंद्रे तयार करण्याऐवजी, टीमने विलंबता आणि कामाची गणना दोन्ही कमी करण्यासाठी अनुकूल अल्गोरिदमसह माफक चिप्स जोडल्या.

संबंधित लेखक शू हाओवेन आणि वांग झिंगजुन यांच्या नेतृत्वाखालील गटाने, फील्ड-प्रोग्राम करण्यायोग्य गेट ॲरे किंवा FPGAs, समांतर प्रक्रियेसाठी बहुमोल असलेल्या रीप्रोग्राम करण्यायोग्य चिप्स आणि संरक्षण मार्गदर्शन प्रणालीपासून स्वायत्त ड्रायव्हिंगपर्यंत सर्व गोष्टींमध्ये वापरली जाणारी प्रणाली तयार केली. त्यापैकी पाच सानुकूल ऑप्टिकल स्विचद्वारे जोडले गेले होते, प्रत्येक न्यूरल नेटवर्कचा एक स्तर चालवतो.

त्यांनी एक पाच-स्तर नेटवर्क चालवले ज्याने फॅशन-MNIST डेटासेटमधील प्रतिमांमधून आवाज काढून टाकला, प्रत्येकी 105.16 मायक्रोसेकंदमध्ये 32,768 बिटच्या 1,000 प्रतिमांवर प्रक्रिया केली. ऑप्टिकल लिंकने कोणतीही त्रुटी जोडली नाही याची पुष्टी करण्यासाठी, संशोधकांनी GPU वर समान प्रतिमा चालवल्या आणि पिक्सेलसाठी दोन आउटपुट जवळजवळ एकसारखे पिक्सेल आढळले.

ते GPU, 16.96 टेराफ्लॉप रेट केलेले व्यावसायिकरित्या उपलब्ध कार्ड, 15.6 मिलीसेकंद घेतले. पाच एफपीजीएने एकत्रित 1.969 टेराफ्लॉप वितरित केले, जीपीयूच्या क्षमतेच्या सुमारे 11.6%, तरीही जवळपास 149 पट वेगाने पूर्ण झाले, अभ्यासात नोंदवले गेले.

Nvidia GB10 Grace Blackwell Superchip कंपनीच्या सॅन जोस, कॅलिफोर्निया, यूएस, मार्च 19, 2025 येथे GTC परिषदेत प्रदर्शित करण्यात आली आहे. रॉयटर्सचा फोटो

लिंक दोन सानुकूल चिप्सवर टिकून आहे. 400 गीगाबिट्स प्रति सेकंद वेगाने चालणारा एक सिलिकॉन फोटोनिक ट्रान्सीव्हर विद्युत सिग्नलला प्रकाशात आणि मागे रूपांतरित करतो आणि 16×16 नॉन-ब्लॉकिंग ऑप्टिकल स्विच 5 डेसिबल किंवा त्यापेक्षा कमी नुकसानासह रहदारीला मार्ग देतो, ऑप्टिकल ॲम्प्लिफिकेशनशिवाय डेटा त्रुटी-मुक्त हलवण्याइतपत कमी आहे. एका फायबरवर चार तरंगलांबी पॅक करून, स्विच प्रत्येक चिपला एक पोर्ट व्यापू देतो, त्यामुळे नेटवर्क 16 प्रोसेसर आणि 6.4 टेराबिट प्रति सेकंद स्विचिंग बँडविड्थ पर्यंत स्केल करू शकते.

त्याच्या बाजूला असलेली अडचण म्हणजे “मेमरी वॉल”. GPU वर, न्यूरल नेटवर्कचा प्रत्येक स्तर त्याचे इंटरमीडिएट परिणाम मेमरीमध्ये लिहितो आणि ते परत वाचतो, प्रत्येक लेयर मागीलची वाट पाहत असतो आणि प्रोसेसर निष्क्रिय बसतात. ऑप्टिकल लिंक ओलांडून, मेमरी बायपास करून आणि प्रत्येक चिप व्यस्त ठेवून असेंब्ली लाईनप्रमाणे परिणाम एका लेयरमधून दुसऱ्या स्तरावर जातात; पाच-चिप प्रणाली त्याच्या सैद्धांतिक शिखराच्या 94.7% वर धावली.

“जेव्हा अल्गोरिदम, प्रोसेसर मायक्रो-आर्किटेक्चर आणि चिप-लेव्हल इंटरकनेक्शन्स सह-डिझाइन केले जातात तेव्हा मर्यादित संगणकीय संसाधनांतर्गत विशिष्ट उद्दिष्टे साध्य केली जाऊ शकतात,” लेखकांनी लिहिले. डिझाइन “डेटा सेंटर्समध्ये टिकाऊ ऊर्जा वापर कमी करू शकते आणि एज-कॉम्प्युटिंग परिस्थितींमध्ये विलंब किंवा वापर ऑप्टिमाइझ करू शकते,” ते जोडले.

यूएस निर्यात नियंत्रणांखालील अग्रगण्य लिथोग्राफीवर अंकुश ठेवण्याऐवजी परिपक्व, मानक सिलिकॉन फॅब्रिकेशनवर हा दृष्टीकोन अवलंबून असतो, सेंटर फॉर स्ट्रॅटेजिक अँड इंटरनॅशनल स्टडीजच्या मते, विश्लेषकांनी यूएस-चीन तंत्रज्ञान स्पर्धेत आघाडी म्हणून सिलिकॉन फोटोनिक्सचा समावेश केला आहे. हे Nvidia हार्डवेअरवर मोठ्या नफ्याचा दावा करत गेल्या वर्षभरातील चायनीज ऑप्टिकल-कॉम्प्युटिंग निकालांच्या रनमध्ये सामील झाले आहे, जरी स्वतंत्र रिपोर्टिंगने आतापर्यंतच्या विजयावर जोर दिला आहे फक्त लहान आकाराच्या लॅब कार्यांसाठी.

पेकिंग युनिव्हर्सिटीचे प्रात्यक्षिक त्या चेतावणीला बसते: यात फक्त लहान 5×5 कन्व्होल्यूशन कर्नल वापरले, आधुनिक AI मानकांनुसार एक माफक वर्कलोड आणि पूर्ण 16-चिप डिझाइनपर्यंत पोहोचण्यासाठी FPGAs वर जलद इनपुट आणि आउटपुट आवश्यक आहे, लेखकांनी नमूद केले.

(कार्य(d,s,id){var js,fjs=d.getElementsByTagName(s)[0];if(d.getElementById(id))return;js=d.createElement(s);js.id=id;js.src=”